

PCB的制备

从虚拟仿真到物理实体

将你的设计变为现实 · 基于嘉立创EDA的工程化设计流程

本节课学习目标：掌握PCB设计全流程

01

知识理解

理解元件、封装、网络、层等核心概念的工程含义，建立从逻辑设计到物理实现的映射思维

02

技能掌握

熟练使用嘉立创EDA完成原理图绘制、ERC检查、PCB布局布线、DRC验证等文件生成的完整工作流

03

核心能力（考核重点）

掌握自定义原理图符号与PCB封装的创建方法，能够依据数据手册为新型器件建立准确的设计模型

本节课围绕"原理图-封装-布局-布线-验证-生产"的完整工程链路展开，重点培养自定义元件创建能力以应对技术迭代，最终通过设计项目实现从仿真到实物的工程化能力跃迁。

设计工具选择：嘉立创EDA的优势与学习资源

嘉立创EDA作为国产云端PCB设计工具，通过零门槛的网页端操作、百万级免费封装库和一键下单制造流程，彻底降低了PCB设计的技术门槛和经济成本。

零成本与零安装

基于浏览器的云端架构，无需破解或购买授权，支持Windows、Mac、Linux全平台，随时随地访问工程文件

百万级封装库支持

内置嘉立创标准封装库，包含从常用电阻电容到复杂芯片的封装，大幅减少手工绘制封装的工作量

设计制造一体化

内置一键下单功能，自动生成Gerber文件并对接嘉立创生产线，5元/5片的打样成本大幅降低学习门槛

符合国人使用习惯

中文界面、中文教程、国内服务器访问速度快，且针对国产常用芯片有优化的封装支持



嘉立创EDA设计界面与操作环境

PCB设计核心概念（一）：从逻辑到物理的映射

> *"PCB设计采用'原理图符号-封装-实物'的三层映射机制，封装是连接虚拟设计与实体制造的关键桥梁。"*

原理图与元件

原理图是电路的逻辑蓝图，用符号表示元件及其电气连接关系。如NE555在原理图中显示为带引脚编号的矩形块，描述的是电气功能而非物理形态。

封装（Footprint）

封装是元件在PCB上的物理脚印，定义焊盘大小、间距、外形轮廓。DIP-8引脚间距2.54mm，SOP-8间距1.27mm，错误选择将导致元件无法焊接或电气短路。

网络（Net）

网络是具有相同电位的连接点集合，如所有接地点构成GND网络。原理图中同名网络标签表示电气连接，无需物理导线相连，简化复杂电路的图纸表达。

PCB设计核心概念（二）：分层结构与工艺层


PCB是由多层功能材料精密压合而成的立体结构，理解各层的功能分工是正确解读Gerber文件和排查制造问题的基础。

01 **顶层与底层：承**载元器件和铜箔走线，双面板设计时两层均可布线，通过过孔（Via）实现层间连接。

02 **阻焊层：覆盖在**铜箔上的绿色保护层，防止焊锡粘连导致短路，同时保护铜线免受氧化。

03 **丝印层：用于印刷元件**标号、极性标识和LOGO，**白色文字在**绿色阻焊上形成高对比度，便于装配和维修识别。

04 **助焊层：**专用于SMT贴片工艺，定义钢网开孔位置，控制焊锡膏印刷量，对贴片电阻电容至关重要。



PCB多层结构剖面示意图

顶层和底层承载元件与走线，阻焊层提供绝缘保护，丝印层提供装配标识。

PCB Preparation Workflow

PCB设计六步工作流

从逻辑到物理、从虚拟到现实的严格工程流程，每个阶段都有明确的交付物和质量检查点

STEP 01

原理图绘制

将Multisim电路导入嘉立创EDA，确保电气连接一致，建立逻辑基础

STEP 02

元件封装匹配

为原理图符号指定物理封装（如0805、DIP-16），建立逻辑与物理映射

STEP 03

PCB布局

在2D板框内摆放元件，遵循先大后小原则，高频靠近，发热预留散热

STEP 04

布线实现

按先电源后信号原则布线，电源线≥1mm，信号线0.2-0.3mm，避免锐角

STEP 05

设计规则检查

运行电气规则检查（短路、间距）和物理规则检查（线宽、孔径）

STEP 06

生成Gerber

导出铜层、阻焊层、丝印层和钻孔文件，作为工厂生产唯一依据

STEP 01

第一步：绘制原理图——建立逻辑基础

原理图绘制是PCB设计的逻辑基础，需确保与Multisim仿真电路的电气连接完全一致。规范的操作习惯能显著降低后期ERC错误率和排查难度。

新建项目与元件放置


在嘉立创EDA中选择'新建项目'→'PCB项目'，从库中搜索并放置NE555、CD4017、LED、电阻电容等元件，放置时立即设置元件标号（如R1、C1、U1）。

电气连接与网络标注

使用'导线'工具连接元件引脚，确保与Multisim仿真电路拓扑一致；明确添加VCC和GND网络标签，避免电源回路悬空导致的ERC错误。

图纸规范与可读性

保持走线整齐避免交叉缠绕，相关功能模块（如时钟电路、计数电路、驱动电路）分区绘制，添加注释说明关键节点参数（如PWM频率范围）。



嘉立创EDA原理图绘制界面

第二步：创建新元件与封装（考核重点）

标准元件库无法覆盖日新月异的新型器件，掌握自定义元件创建是PCB设计的进阶技能。完整流程包括创建原理图符号、绘制PCB封装、建立绑定关系三部分，必须严格依据器件数据手册（Datasheet）的尺寸参数，确保逻辑与物理的一致性，封装错误将导致元件无法安装或电气短路。

Step 01

创建原理图符号

依据器件数据手册创建矩形符号，定义每个引脚的编号、名称和电气类型（输入、输出、电源、地），确保与功能描述一致。

Step 02

绘制PCB封装

使用封装向导或手动绘制，严格遵循数据手册中的焊盘尺寸、间距和外形轮廓，DIP封装需标注1脚位置（圆点或缺口标识）。

Step 03

绑定与验证

在元件管理中关联原理图符号与封装，设置3D模型预览，通过原理图更新PCB功能验证映射关系是否正确，保存为规范命名的本地库文件。

第三步：原理图ERC检查——质量控制的第一道关卡

ERC是在原理图阶段拦截电气连接错误的关键质量gate，通过自动扫描未连接引脚、电源短路、网络冲突等潜在问题，确保逻辑设计的正确性。工程规范要求必须达到"零错误、零警告"标准后方可进入PCB设计阶段。

检查目的与范围

自动识别未连接的引脚（Floating Pin）、电源与地短路（Short Circuit）、输入引脚悬空（No Driver）、网络标签重名冲突等电气规则violation。

常见错误与修复

检查555芯片的复位引脚（Pin 4）和使能引脚（Pin 10）是否正确接VCC，4017的时钟禁止端（Pin 13）是否接地，LED极性是否反向。

工程硬性标准

必须确保ERC检查"零错误、零警告"后，才能执行"设计"→"更新PCB"操作。任何警告都可能隐含潜在电气风险，禁止带病进入下一阶段。

第四步：同步到PCB与布局（Layout）

PCB布局是电磁兼容性与可制造性的综合优化过程，遵循"功能分区、信号流向、核心优先"原则。对于555+4017混合信号电路，需将时钟电路靠近芯片以减少辐射，电源模块与数字模块物理隔离，同时预留散热空间和装配工艺性，布局质量直接决定布线难度和最终电路性能。

01 同步与板框定义

执行“设计”→“更新PCB”将原理图元件和网络同步到PCB编辑器，根据系统需求设置板框尺寸并添加安装孔等

02 功能分区与信号流向

将555时钟电路、4017计数电路、LED驱动电路分区布局，按输入→处理→输出方向排列，缩短关键信号路径以减少电磁辐射和信号延迟

03 核心元件与可制造性

优先放置NE555和CD4017等核心芯片，再围绕布置外围阻容元件；发热元件（限流电阻）远离电解电容，极性元件（LED、电解电容）方向一致便于波峰焊和手工焊接

STEP 05 · Routing

第五步：布线（Routing）——实现电气连接

核心原则

布线是将逻辑设计转化为物理连接的关键步骤，遵循"先电源后信号、宽线承载大电流、避免锐角"原则。对于555+4017电路，电源线宽度≥1mm以承载100mA级电流，地线采用铺铜降低阻抗，信号线避开电源高频区域，通过合理线宽和拓扑优化降低寄生参数对PWM波形精度的影响。

01

线宽分级与载流能力

电源线（VCC/GND）≥1mm以承载LED阵列的100mA级电流，信号线0.2-0.3mm满足常规逻辑信号传输，线宽与载流能力成正比，窄线通过大电流会发热甚至烧断。

02

地线铺铜与电磁兼容

采用大面积铺铜（Copper Pour）作为地平面，通过多个过孔连接顶层和底层地网络，形成低阻抗回路，有效抑制555时钟电路产生的高频辐射干扰。

03

走线拓扑与工艺规范

避免90度直角走线，采用45度斜角或圆弧过渡减少阻抗不连续和EMI辐射；合理使用过孔（Via）进行层间跳转，但需控制过孔数量以减少寄生电感对高速信号的影响。

STEP 06 · FABRICATION

第六步：DRC检查与Gerber生成——迈向制造

DRC（Design Rule Check）是连接PCB设计与物理制造的最终质量 gate，通过自动验证线宽、间距、过孔等几何参数是否符合生产工艺能力，确保设计可制造性。Gerber文件作为PCB行业的通用数字制造语言，包含铜层、阻焊层、丝印层和钻孔的完整信息，是交付工厂生产的唯一依据。

DRC设计规则检查

检查内容：验证线宽≥0.2mm、线间距≥0.2mm、焊盘间距≥0.3mm、过孔孔径与焊盘比例等几何规则，确保符合嘉立创工艺能力

零错误标准：必须消除所有短路（Short-Circuit）、断路（Open-Circuit）、间距违规（Clearance）错误后方可输出生产文件

Gerber文件生成

文件构成：包含铜层（Top/Bottom Copper）、阻焊层（SolderMask）、丝印层（Silkscreen）、钻孔文件（Drill）和边框轮廓（Outline）

提交流程：在嘉立创EDA中点击"文件"→"生产文件"→"Gerber输出"，系统自动打包为.zip压缩包，可直接上传至嘉立创下单系统或发送给其他PCB厂商

TASK REQUIREMENTS

实战任务：PCB设计与考核标准

核心要求：实战任务要求将**之前仿真的**电路转化为可制造的PCB**工程，核心考核点包括原理**图准确性、布局合理性、布线规**范性以及自定**义元件创建能力。鼓励实物制作环节，通过低成本打样验证设计可行性，成功调试者可获得额外加分，强化工**程**实践能力的闭环培养。

设计对象与技术要求

- **设计对象：第二部分系**统设计中已经仿真完成的电路部分

核心考核点（强制要求）

自定义元件创建：必须创建至少1**个自定**义元件（原理图符号+PCB**封装**），应用于电路中的非标准接**口或特殊**传感器，应对日新月异的**技**术变化

KEY FOCUS

提交物与加分政策

- **提交物清单：嘉立**创EDA**工程文件**、设计说明文档（PDF，**主要包含**过程截图、问题解决等）
- **实物加分：自愿完成PCB打**样并**提交**焊接调试视频或实物演示，**可**获得附加分；推荐使用嘉立创**平台下**单

课程总结

资源链接与考核重点

嘉立创EDA官方：www.jlc.com|
B站资料： 请搜索：软件安装 | 嘉立创EDA专业版入门教程（1）

必会技能

原理图绘制、封装匹配、布局布线、DRC检查、Gerber输出

加分项

PCB打样实物制作与调试成功

课程目标

具备独立承担简单硬件项目PCB设计的基础工程能力